DSpace DSpace UPC
 Català   Castellano   English  

E-prints UPC >
Altres >
Enviament des de DRAC >

Empreu aquest identificador per citar o enllaçar aquest ítem: http://hdl.handle.net/2117/7881

Arxiu Descripció MidaFormat
Reducing soft errors.pdf2,93 MBAdobe PDFThumbnail
Veure/Obrir

Citació: Ergin, O. [et al.]. Reducing soft errors through operand width aware policies. "IEEE transactions on dependable and secure computing", Setembre 2009, vol. 6, núm. 3, p. 217-230.
Títol: Reducing soft errors through operand width aware policies
Autor: Ergin, Oguz; Unsal, Osman Sabri Veure Producció científica UPC; Vera Rivera, Francisco Javier Veure Producció científica UPC; González Colás, Antonio María Veure Producció científica UPC
Data: set-2009
Tipus de document: Article
Resum: Soft errors are an important challenge in contemporary microprocessors. Particle hits on the components of a processor are expected to create an increasing number of transient errors with each new microprocessor generation. In this paper, we propose simple mechanisms that effectively reduce the vulnerability to soft errors in a processor. Our designs are generally motivated by the fact that many of the produced and consumed values in the processors are narrow and their upper order bits are meaningless. Soft errors caused by any particle strike to these higher order bits can be avoided by simply identifying these narrow values. Alternatively, soft errors can be detected or corrected on the narrow values by replicating the vulnerable portion of the value inside the storage space provided for the upper order bits of these operands. As a faster but less fault tolerant alternative to ECC and parity, we offer a variety of schemes that make use of narrow values and analyze their efficiency in reducing soft error vulnerability of different data-holding components of a processor. On average, techniques that make use of the narrowness of the values can provide 49 percent error detection, 45 percent error correction, or 27 percent error avoidance coverage for single bit upsets in the first level data cache across all Spec2K. In other structures such as the immediate field of the issue queue, an average error detection rate of 64 percent is achieved.
ISSN: 1545-5971
URI: http://hdl.handle.net/2117/7881
Apareix a les col·leccions:ARCO - Microarquitectura i Compiladors. Articles de revista
Departament d'Arquitectura de Computadors. Articles de revista
Altres. Enviament des de DRAC
Comparteix:


Stats Mostra les estadístiques d'aquest ítem

SFX Query

Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets.

Per a qualsevol ús que se'n vulgui fer no previst a la llei, dirigiu-vos a: sepi.bupc@upc.edu

 

Valid XHTML 1.0! Programari DSpace Copyright © 2002-2004 MIT and Hewlett-Packard Comentaris
Universitat Politècnica de Catalunya. Servei de Biblioteques, Publicacions i Arxius