DSpace DSpace UPC
 Català   Castellano   English  

E-prints UPC >
Altres >
Enviament des de DRAC >

Empreu aquest identificador per citar o enllaçar aquest ítem: http://hdl.handle.net/2117/6508

Arxiu Descripció MidaFormat
Castillo.pdf269,86 kBAdobe PDFThumbnail
Veure/Obrir

Citació: Castillo, P. [et al.]. Evolutionary system for prediction and optimization of hardware architecture performance. A: IEEE Congress on Evolutionary Computation 2008. "IEEE Congress on Evolutionary Computation 2008". Hong Kong: 2008, p. 1941-1948.
Títol: Evolutionary system for prediction and optimization of hardware architecture performance
Autor: Castillo, Pedro Angel; Merelo, Juan Julián; Moreto Planas, Miquel Veure Producció científica UPC; Cazorla Almeida, Francisco Javier Veure Producció científica UPC; Valero Cortés, Mateo Veure Producció científica UPC; Mora, Antonio; Laredo, Juan Luís; McKee, Sally
Data: jun-2008
Tipus de document: Conference report
Resum: The design of computer architectures is a very complex problem. The multiple parameters make the number of possible combinations extremely high. Many researchers have used simulation, although it is a slow solution since evaluating a single point of the search space can take hours. In this work we propose using evolutionary multilayer perceptron (MLP) to compute the performance of an architecture parameter settings. Instead of exploring the search space, simulating many configurations, our method randomly selects some architecture configurations; those are simulated to obtain their performance, and then an artificial neural network is trained to predict the remaining configurations performance. Results obtained show a high accuracy of the estimations using a simple method to select the configurations we have to simulate to optimize the MLP. In order to explore the search space, we have designed a genetic algorithm that uses the MLP as fitness function to find the niche where the best architecture configurations (those with higher performance) are located. Our models need only a small fraction of the design space, obtaining small errors and reducing required simulation by two orders of magnitude.
ISBN: 978-1-4244-1823-7
URI: http://hdl.handle.net/2117/6508
Apareix a les col·leccions:CAP - Grup de Computació d´Altes Prestacions. Ponències/Comunicacions de congressos
Departament d'Arquitectura de Computadors. Ponències/Comunicacions de congressos
Altres. Enviament des de DRAC
Comparteix:


Stats Mostra les estadístiques d'aquest ítem

SFX Query

Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets.

Per a qualsevol ús que se'n vulgui fer no previst a la llei, dirigiu-vos a: sepi.bupc@upc.edu

 

Valid XHTML 1.0! Programari DSpace Copyright © 2002-2004 MIT and Hewlett-Packard Comentaris
Universitat Politècnica de Catalunya. Servei de Biblioteques, Publicacions i Arxius