DSpace DSpace UPC
 Català   Castellano   English  

E-prints UPC >
Altres >
Enviament des de DRAC >

Empreu aquest identificador per citar o enllaçar aquest ítem: http://hdl.handle.net/2117/6140

Arxiu Descripció MidaFormat
W2B_2.pdf815,87 kBAdobe PDFThumbnail
Veure/Obrir

Citació: Canto, E. [et al.]. Acceleration of Complex Algorithms on a Fast Reconfigurable Embedded System on Spartan-3. A: International Conference on Field Programmable Logic and Applications. "19th International Conference on Field Programmable Logic and Applications". Prague: 2009, p. 429-434.
Títol: Acceleration of Complex Algorithms on a Fast Reconfigurable Embedded System on Spartan-3
Autor: Canto Navarro, Enrique Fernando Veure Producció científica UPC; Fons, Mariano; López García, Mariano Veure Producció científica UPC; Ramos Lara, Rafael Ramón Veure Producció científica UPC
Data: 2009
Tipus de document: Conference report
Resum: Complex algorithms usually require several computation stages. Many embedded microprocessors have not enough computational performance to resolve these algorithms in a reasonable time, so dedicated coprocessors accelerate them although the main drawback is the area devoted to them. A reconfigurable coprocessor can drastically reduce the area, since it accommodates a set of coprocessors whose execution is multiplexed on time, although the reconfiguration speed reduces the overall system performance. Although self-reconfigurable systems are possible on Spartan-3 FPGAs, it requires a hard design task due to the lack of software and hardware support available on higher-cost families. This paper describes the architecture of a fast self-reconfigurable embedded system mapped on Spartan-3, used as computation platform to solve a complex algorithm, such as the image-processing carried out in a fingerprint biometric algorithm. In order to reduce the reconfiguration time, the system uses our custom-made memory and reconfiguration controllers. Moreover, the dynamic coprocessor can access directly to external memory through our memory controller to improve processing time.
ISBN: 978-1-4244-3892-1
URI: http://hdl.handle.net/2117/6140
Versió de l'editor: http://fpl2009.org/
Apareix a les col·leccions:SARTI - Centre de Desenvolupament Tecnològic de Sistemes d'Adquisició Remota i Tractament de la Informació. Ponències/Comunicacions de congressos
Departament d'Enginyeria Electrònica. Ponències/Comunicacions de congressos
Altres. Enviament des de DRAC
Comparteix:


Stats Mostra les estadístiques d'aquest ítem

SFX Query

Aquest ítem (excepte textos i imatges no creats per l'autor) està subjecte a una llicència de Creative Commons Llicència Creative Commons
Creative Commons

 

Valid XHTML 1.0! Programari DSpace Copyright © 2002-2004 MIT and Hewlett-Packard Comentaris
Universitat Politècnica de Catalunya. Servei de Biblioteques, Publicacions i Arxius