ADAM : an efficient data management mechanism for hybrid high and ultra-low voltage operation caches
Visualitza/Obre
p245-maric.pdf (586,6Kb) (Accés restringit)
Sol·licita una còpia a l'autor
Què és aquest botó?
Aquest botó permet demanar una còpia d'un document restringit a l'autor. Es mostra quan:
- Disposem del correu electrònic de l'autor
- El document té una mida inferior a 20 Mb
- Es tracta d'un document d'accés restringit per decisió de l'autor o d'un document d'accés restringit per política de l'editorial
Cita com:
hdl:2117/16043
Tipus de documentText en actes de congrés
Data publicació2012
Condicions d'accésAccés restringit per política de l'editorial
Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i
industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva
reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets
Abstract
Semiconductor technology evolution enables the design of ultra-low-cost chips (e.g., below 1 USD) required for new market segments such as environment, urban life and body monitoring, etc. Recently, hybrid-operation (high Vcc, ultra-low Vcc) single-Vcc-domain cache designs have been proposed to tackle the needs of those chips. However, existing data management policies are far from being optimal during high Vcc operation.
This paper presents ADAM, a new and extremely simple Adaptive Data Management mechanism, which is tailored to detect hit distribution and changing application conditions dynamically at ne grain with negligible hardware overhead.
ADAM is proven to save signi cant energy (29% on average) in L1 caches with negligible performance degradation (1.7% on average), thus improving the energy-delay product
(EDP) noticeably across di erent cache con gurations with respect to all existing data management approaches.
CitacióMaric, B.; Abella, J.; Valero, M. ADAM : an efficient data management mechanism for hybrid high and ultra-low voltage operation caches. A: ACM Great Lakes Symposium on VLSI. "GLSVLSI - Proceedings of the ACM Great Lakes Symposium on VLSI". 2012, p. 245-250.
ISBN978-145031244-8
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
p245-maric.pdf | 586,6Kb | Accés restringit |