DSpace DSpace UPC
 Català   Castellano   English  

E-prints UPC >
Altres >
Enviament des de DRAC >

Empreu aquest identificador per citar o enllaçar aquest ítem: http://hdl.handle.net/2117/15781

Ítem no disponible en accés obert per política de l'editorial

Arxiu Descripció MidaFormat
06114765.pdf3.35 MBAdobe PDF Accés restringit

Citació: Vatajelu, E. [et al.]. Transient noise failures in SRAM cells : dynamic noise margin metric. A: Asian Test Symposium. "Proceedings of the twentieth Asian test symposium: ATS 2011". New Delhi: IEEE Computer Society Publications, 2011, p. 413-418.
Títol: Transient noise failures in SRAM cells: dynamic noise margin metric
Autor: Vatajelu, Elena Ioana Veure Producció científica UPC; Gómez Pau, Álvaro Veure Producció científica UPC; Renovell, Michel; Figueras Pàmies, Joan Veure Producció científica UPC
Editorial: IEEE Computer Society Publications
Data: 2011
Tipus de document: Conference report
Resum: Current nanometric IC processes need to assess the robustness of memories under any possible source of disturbance: process and mismatch variations, bulk noises, supply rings variations, temperature changes, aging and environmental aggressions such as RF or on-chip couplings. In the case of SRAM cells, the static immunity to such perturbations is well characterized by means of the Static Noise Margin (SNM)defined as the maximum applicable series voltage at the inputs which causes no change in the data retention nodes. In addition, a significant number of disturbance sources present a transient behavior which has to be taken in consideration. In this paper, a metric to evaluate the cell robustness in the presence of transient voltage signals is proposed. Sufficiently high energy noise signals will compel the cell to flip to a failure state. On the other hand, sufficiently low energy noise signals will not be able to flip the cell and the state will be preserved. The Dynamic Noise Margin(DNM) metric is defined as the minimum energy of the voltage pulses able to flip the cell. A case example of transient voltage noise pulses on a 6T SRAM cell using 45nm technology has been studied. Simulation results show the use of the proposed metric as an indicator of cell robustness in the presence of transient voltage noise
ISBN: 978-0-7695-4583-7
URI: http://hdl.handle.net/2117/15781
DOI: 10.1109/ATS.2011.64
Apareix a les col·leccions:Altres. Enviament des de DRAC
QINE - Disseny de Baix Consum, Test, Verificació i Tolerància a Fallades. Ponències/Comunicacions de congressos
Departament d'Enginyeria Electrònica. Ponències/Comunicacions de congressos
Comparteix:


Stats Mostra les estadístiques d'aquest ítem

SFX Query

Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets.

Per a qualsevol ús que se'n vulgui fer no previst a la llei, dirigiu-vos a: sepi.bupc@upc.edu

 

Valid XHTML 1.0! Programari DSpace Copyright © 2002-2004 MIT and Hewlett-Packard Comentaris
Universitat Politècnica de Catalunya. Servei de Biblioteques, Publicacions i Arxius