DSpace DSpace UPC
 Català   Castellano   English  

E-prints UPC >
Altres >
Enviament des de DRAC >

Empreu aquest identificador per citar o enllaçar aquest ítem: http://hdl.handle.net/2117/15703

Ítem no disponible en accés obert per política de l'editorial

Arxiu Descripció MidaFormat
Fast time-to-market with via-configurable transistor array regular fabric A delay-locked loop design case study.pdf559,66 kBAdobe PDF Accés restringit

Citació: Pons, M. [et al.]. Fast time-to-market with via-configurable transistor array regular fabric: A delay-locked loop design case study. A: Design and Technology of Integrated Systems. "Proc. of the Design and Technology of Integrated Systems". Atenes: IEEE Computer Society Publications, 2011, p. 1-6.
Títol: Fast time-to-market with via-configurable transistor array regular fabric: A delay-locked loop design case study
Autor: González Colás, Antonio María Veure Producció científica UPC; Pons Solé, Marc Veure Producció científica UPC; Barajas Ojeda, Enrique Veure Producció científica UPC; Mateo Peña, Diego Veure Producció científica UPC; López González, Juan Miguel Veure Producció científica UPC; Moll Echeto, Francisco de Borja Veure Producció científica UPC; Rubio Sola, Jose Antonio Veure Producció científica UPC; Abella Ferrer, Jaume Veure Producció científica UPC; Vera Rivera, Francisco Javier Veure Producció científica UPC
Editorial: IEEE Computer Society Publications
Data: 2011
Tipus de document: Conference lecture
Resum: Time-to-market is a critical issue for nowadays integrated circuits manufacturers. In this paper the Via-Configurable Transistor Array regular layout fabric (VCTA), which aims to minimize the time-to-market and its associated costs, is studied for a Delay-Locked Loop design (DLL). The comparison with a full custom design demonstrates that VCTA can be used without loss of functionality while accelerating the design time. Layout implementations, in 90 nm CMOS process, as well as the delay, energy and jitter electrical simulations are provided.
ISBN: 978-1-61284-899-0
URI: http://hdl.handle.net/2117/15703
DOI: 10.1109/DTIS.2011.5941428
Versió de l'editor: http://ieeexplore.ieee.org/xpls/abs_all.jsp?arnumber=5941428
Apareix a les col·leccions:HIPICS - High Performance Integrated Circuits and Systems. Ponències/Comunicacions de congressos
Altres. Enviament des de DRAC
MNT - Grup de Recerca en Micro i Nanotecnologies. Ponències/Comunicacions de congressos
ARCO - Microarquitectura i Compiladors. Ponències/Comunicacions de congressos
CAP - Grup de Computació d´Altes Prestacions. Ponències/Comunicacions de congressos
Departament d'Arquitectura de Computadors. Ponències/Comunicacions de congressos
Departament d'Enginyeria Electrònica. Ponències/Comunicacions de congressos
Comparteix:


Stats Mostra les estadístiques d'aquest ítem

SFX Query

Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets.

Per a qualsevol ús que se'n vulgui fer no previst a la llei, dirigiu-vos a: sepi.bupc@upc.edu

 

Valid XHTML 1.0! Programari DSpace Copyright © 2002-2004 MIT and Hewlett-Packard Comentaris
Universitat Politècnica de Catalunya. Servei de Biblioteques, Publicacions i Arxius