Design of complex circuits using the via-configurable transistor array regular layout fabric

doi:10.1109/SOCC.2011.6085126


Català Castellano English

	Pàgina d'inici
	Estadístiques d'ús

Llistar
	Comunitats
	Títol
	Autor
	Data
	Matèria
	Àrees temàtiques de la UPC

Serveis
	Alertes
	El meu E-prints UPC usuaris autoritzats
	Editar perfil
	Entrada usuaris no UPC



	Sobre DSpace

	Bibliotècnica: la biblioteca digital de la UPC

E-prints UPC >
Altres >
Enviament des de DRAC >

Empreu aquest identificador per citar o enllaçar aquest ítem: http://hdl.handle.net/2117/15702

Ítem no disponible en accés obert per política de l'editorial

Arxiu	Descripció	Mida	Format
Design of complex circuits using the Via-Configurable transistor array regular layout fabric .pdf		699.31 kB	Adobe PDF

Citació:	Pons, M. [et al.]. Design of complex circuits using the via-configurable transistor array regular layout fabric. A: International System-on-Chip Conference Exhibit and Workshops. "Proc. of the 24th IEEE Int. SOC Conference". Taipei: IEEE Computer Society Publications, 2011, p. 166-169.
Títol:	Design of complex circuits using the via-configurable transistor array regular layout fabric
Autor:	Pons Solé, Marc ; Moll Echeto, Francisco de Borja ; Rubio Sola, Jose Antonio ; Abella Ferrer, Jaume ; Vera Rivera, Francisco Javier ; González Colás, Antonio María
Editorial:	IEEE Computer Society Publications
Data:	2011
Tipus de document:	Conference report
Resum:	Layout regularity will be mandatory for future CMOS technologies to mitigate manufacturability issues. However, existing CAD tools do not meet the needs imposed by regularity constraints. In this paper we present a new method for regular layout generation with Via-Configurable Transistor Arrays focusing on reducing the area overhead associated to regularity. Results for ISCAS85 benchmarks in the 45nm technology node are provided showing that comparable areas to the standard cell approach can be obtained.
ISBN:	978-1-4577-1615-7
URI:	http://hdl.handle.net/2117/15702
Versió de l'editor:	10.1109/SOCC.2011.6085126
Versió de l'editor:	http://ieeexplore.ieee.org/xpls/abs_all.jsp?arnumber=6085126
Apareix a les col·leccions:	Altres. Enviament des de DRAC HIPICS - High Performance Integrated Circuits and Systems. Ponències/Comunicacions de congressos Departament d'Enginyeria Electrònica. Ponències/Comunicacions de congressos Departament d'Arquitectura de Computadors. Ponències/Comunicacions de congressos CAP - Grup de Computació d´Altes Prestacions. Ponències/Comunicacions de congressos ARCO - Microarquitectura i Compiladors. Ponències/Comunicacions de congressos
Comparteix:

Stats Mostra les estadístiques d'aquest ítem

Queda prohibida la reproducció, transformació, distribució i comunicació pública d'aquesta obra. Es permet, en tot cas, la reproducció per a ús privat sempre i quan la còpia que se'n faci no sigui objecte d'utilització col·lectiva ni lucrativa (art. 31.2 del Reial Decret Legislatiu 1/1996, de 12 d'abril, pel qual s'aprova el Text Refós de la Llei de Propietat Intel·lectual, http://bibliotecnica.upc.es/sepi/legislacio.asp).

Per a qualsevol ús que es vulgui fer diferent al permès, dirigiu-vos a: sepi@upc.edu