DSpace DSpace UPC
 Català   Castellano   English  

E-prints UPC >
Altres >
Enviament des de DRAC >

Empreu aquest identificador per citar o enllaçar aquest ítem: http://hdl.handle.net/2117/15648

Ítem no disponible en accés obert per política de l'editorial

Arxiu Descripció MidaFormat
05749713.pdf363,07 kBAdobe PDF Accés restringit

Citació: Ranjan, R. [et al.]. Fg-STP: fine-grain single thread partitioning on multicores. A: International Symposium on High-Performance Computer Architecture (HPCA). "2011 IEEE 17th International Symposium on High Performance Computer Architecture". San Antonio, TX: IEEE Press. Institute of Electrical and Electronics Engineers, 2011, p. 15-24.
Títol: Fg-STP: fine-grain single thread partitioning on multicores
Autor: Ranjan, Rakesh Veure Producció científica UPC; Latorre Salinas, Fernando Veure Producció científica UPC; Marcuello Pascual, Pedro Veure Producció científica UPC; González Colás, Antonio María Veure Producció científica UPC
Editorial: IEEE Press. Institute of Electrical and Electronics Engineers
Data: 2011
Tipus de document: Conference report
Resum: Power and complexity issues have led the microprocessor industry to shift to Chip Multiprocessors in order to be able to better utilize the additional transistors ensured by Moore's law. While parallel programs are going to be able to take most of the advantage of these CMPs, single thread applications are not equipped to benefit from them. In this paper we propose Fine-Grain Single-Thread Partitioning (Fg-STP), a hardware-only scheme that takes advantage of CMP designs to speedup single-threaded applications. Our proposal improves single thread performance by reconfiguring two cores with the aim of collaborating on the fetching and execution of the instructions. These cores are basically conventional out-of-order cores in which execution is orchestrated using a dedicated hardware that has minimum and localized impact on the original design of the cores. This approach partitions the code at instruction granularity and differs from previous proposals on the extensive use of dependence speculation, replication and communication. These features are combined with the ability to look for parallelism on large instruction windows without any software intervention (no re-compilation or profiling hints are needed). These characteristics allow Fg-STP to speedup single thread by 18% and 7% on average over similar hardware-only approaches like Core Fusion, on medium sized and small sized 2-core CMP respectively for Spec 2006 benchmarks.
URI: http://hdl.handle.net/2117/15648
DOI: 10.1109/HPCA.2011.5749713
Versió de l'editor: http://ieeexplore.ieee.org/xpls/abs_all.jsp?arnumber=5749713
Apareix a les col·leccions:Altres. Enviament des de DRAC
ARCO - Microarquitectura i Compiladors. Ponències/Comunicacions de congressos
Departament d'Arquitectura de Computadors. Ponències/Comunicacions de congressos
Comparteix:


Stats Mostra les estadístiques d'aquest ítem

SFX Query

Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets.

Per a qualsevol ús que se'n vulgui fer no previst a la llei, dirigiu-vos a: sepi.bupc@upc.edu

 

Valid XHTML 1.0! Programari DSpace Copyright © 2002-2004 MIT and Hewlett-Packard Comentaris
Universitat Politècnica de Catalunya. Servei de Biblioteques, Publicacions i Arxius