|
E-prints UPC >
Altres >
Enviament des de DRAC >
Empreu aquest identificador per citar o enllaçar aquest ítem:
http://hdl.handle.net/2117/15279
|
Ítem no disponible en accés obert per política de l'editorial
| Arxiu |
Descripció |
Mida | Format |
| Nivard_NANO_2011.pdf | IEEE NANO 2011 N. Aymerich | 288.55 kB | Adobe PDF |  |
|
| Citació: | Aymerich, N.; Cotofana, S.; Rubio, J. Adaptive fault-tolerant architecture for unreliable device technologies. A: IEEE International Conference on Nanotechnology. "Proceedings of the 11th IEEE Conference on Nanotechnology". Portland, Oregon: IEEE Press. Institute of Electrical and Electronics Engineers, 2011, p. 1441-1444. |
| Títol: | Adaptive fault-tolerant architecture for unreliable device technologies |
| Autor: | Aymerich Capdevila, Nivard ; Cotofana, Sorin; Rubio Sola, Jose Antonio  |
| Editorial: | IEEE Press. Institute of Electrical and Electronics Engineers |
| Data: | 2011 |
| Tipus de document: | Conference report |
| Resum: | This paper introduces an efficient adaptive redundant architecture, which makes use of the averaging cell (AVG) principle in order to improve the reliability of nanoscale circuits and systems. We define an adaptive averaging cell structure (AD-AVG) that is able to cope with non-homogeneous variability and time-varying effects like degradation and external aggressions, which are expected to be a key limiting factor in future technologies. In order to achieve this goal the AD-AVG relies on the modification of the input weights so that reliable inputs have greater influence on the result than the less reliable ones. In this paper we find analytically the weight distribution that minimizes the error probability at the cell output in terms of the input variability levels. Monte Carlo based simulation results indicate that our proposal outperforms the traditional AVG at the expense of less area overhead. For the same reliability target the AD-AVG scheme requires about 70% less redundancy, when compared with the traditional balanced AVG approach. |
| ISBN: | 978-1-4398-7142-3 |
| URI: | http://hdl.handle.net/2117/15279 |
| Apareix a les col·leccions: | Altres. Enviament des de DRAC HIPICS - High Performance Integrated Circuits and Systems. Ponències/Comunicacions de congressos Departament d'Enginyeria Electrònica. Ponències/Comunicacions de congressos
|
| Comparteix: |
|
Queda prohibida la reproducció, transformació, distribució i comunicació pública d'aquesta obra. Es permet, en tot cas, la reproducció per a ús privat sempre i quan la còpia que se'n faci no sigui objecte d'utilització col·lectiva ni lucrativa (art. 31.2 del Reial Decret Legislatiu 1/1996, de 12 d'abril, pel qual s'aprova el Text Refós de la Llei de Propietat Intel·lectual, http://bibliotecnica.upc.es/sepi/legislacio.asp).
Per a qualsevol ús que es vulgui fer diferent al permès, dirigiu-vos a: sepi@upc.edu
|