DSpace DSpace UPC
 Català   Castellano   English  

E-prints UPC >
Altres >
Enviament des de DRAC >

Empreu aquest identificador per citar o enllaçar aquest ítem: http://hdl.handle.net/2117/13973

Ítem no disponible en accés obert per política de l'editorial

Arxiu Descripció MidaFormat
Description of a Fault Tolerance System Implemented in a Hardware Architecture with Self-adaptive Capabilities .pdf302,26 kBAdobe PDF Accés restringit

Citació: Soto, J.; Moreno, J.; Cabestany, J. Description of a fault tolerance system implemented in a hardware architecture with self-adaptive capabilities. A: International Work-Conference on Artificial Neural Networks. "11th International Work-Conference on Artificial Neural Networks". Torremolinos: Springer Verlag, 2011, p. 557-564.
Títol: Description of a fault tolerance system implemented in a hardware architecture with self-adaptive capabilities
Autor: Soto, Javier; Moreno Aróstegui, Juan Manuel Veure Producció científica UPC; Cabestany Moncusí, Joan Veure Producció científica UPC
Editorial: Springer Verlag
Data: 2011
Tipus de document: Conference report
Resum: This paper describes a Fault Tolerance System (FTS) implemented in a new self-adaptive hardware architecture. This architecture is based on an array of cells that implements in a distributed way self-adaptive capabilities. The cell includes a configurable multiprocessor, so it can have between one and four processors working in parallel, with a programmable configuration mode that allows selecting the size of program and data memories. The self-elimination and self-replication capabilities of cell(s) are performed when the FTS detects a failure in any of the processors that include it, so that this cell(s) will be self-discarded for future implementations. Other self-adaptive capabilities of the system are self-routing, self-placement and runtime self-configuration.
ISBN: 0302-9743
URI: http://hdl.handle.net/2117/13973
DOI: 10.1007/978-3-642-21498-1_70
Apareix a les col·leccions:Altres. Enviament des de DRAC
AHA - Advanced Hardware Architectures Group. Ponències/Comunicacions de congressos
Departament d'Enginyeria Electrònica. Ponències/Comunicacions de congressos
Comparteix:


Stats Mostra les estadístiques d'aquest ítem

SFX Query

Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets.

Per a qualsevol ús que se'n vulgui fer no previst a la llei, dirigiu-vos a: sepi.bupc@upc.edu

 

Valid XHTML 1.0! Programari DSpace Copyright © 2002-2004 MIT and Hewlett-Packard Comentaris
Universitat Politècnica de Catalunya. Servei de Biblioteques, Publicacions i Arxius