DSpace DSpace UPC
 Català   Castellano   English  

E-prints UPC >
Altres >
Enviament des de DRAC >

Empreu aquest identificador per citar o enllaçar aquest ítem: http://hdl.handle.net/2117/13932

Arxiu Descripció MidaFormat
hybrid_NUCA-hipc11.pdf867,04 kBAdobe PDFThumbnail
Veure/Obrir

Títol: Implementing a hybrid SRAM / eDRAM NUCA architecture
Autor: Lira Rueda, Javier Veure Producció científica UPC; Molina Clemente, Carlos Veure Producció científica UPC; Brooks, David; González Colás, Antonio María Veure Producció científica UPC
Data: 27-ago-2010
Tipus de document: External research report
Citació: UPC-DAC-RR-ARCO-2010-3
Resum: In this paper, we propose a hybrid cache architecture that exploits the main features of both memory technologies, speed of SRAM and high density of eDRAM. We demonstrate, that due to the high locality found in emerging applications, a high percentage of data that enters to the on-chip last-level cache are not accessed again before they are replaced
URI: http://hdl.handle.net/2117/13932
Apareix a les col·leccions:Altres. Enviament des de DRAC
ARCO - Microarquitectura i Compiladors. Reports de recerca
Departament d'Arquitectura de Computadors. Reports de recerca
Comparteix:


Stats Mostra les estadístiques d'aquest ítem

SFX Query

Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets.

Per a qualsevol ús que se'n vulgui fer no previst a la llei, dirigiu-vos a: sepi.bupc@upc.edu

 

Valid XHTML 1.0! Programari DSpace Copyright © 2002-2004 MIT and Hewlett-Packard Comentaris
Universitat Politècnica de Catalunya. Servei de Biblioteques, Publicacions i Arxius