DSpace DSpace UPC
 Català   Castellano   English  

E-prints UPC >
Altres >
Enviament des de DRAC >

Empreu aquest identificador per citar o enllaçar aquest ítem: http://hdl.handle.net/2117/13756

Arxiu Descripció MidaFormat
05336210.pdf1.48 MBAdobe PDFThumbnail
Veure/Obrir

Citació: Acosta, C. A. [et al.]. Thread to core assignment in SMT on-chip multiprocessors. A: International Symposium on Computer Architecture and High Performance Computing. "21st International Symposium on Computer Architecture and High Performance Computing". Sao Paulo: IEEE Computer Society Publications, 2009, p. 67-74.
Títol: Thread to core assignment in SMT on-chip multiprocessors
Autor: Acosta Ojeda, Carmelo Alexis Veure Producció científica UPC; Cazorla Almeida, Francisco Javier Veure Producció científica UPC; Ramírez Bellido, Alejandro Veure Producció científica UPC; Valero Cortés, Mateo Veure Producció científica UPC
Editorial: IEEE Computer Society Publications
Data: 2009
Tipus de document: Conference report
Resum: State-of-the-art high-performance processors like the IBM POWER5 and Intel i7 show a trend in industry towards on-chip Multiprocessors (CMP) involving Simultaneous Multithreading (SMT) in each core. In these processors, the way in which applications are assigned to cores plays a key role in the performance of each application and the overall system performance. In this paper we show that the system throughput highly depends on the Thread to Core Assignment (TCA), regardless the SMT Instruction Fetch (IFetch) Policy implemented in the cores. Our results indicate that a good TCA can improve the results of any underlying IFetch Policy, yielding speedups of up to 28%. Given the relevance of TCA, we propose an algorithm to manage it in CMP+SMT processors. The proposed throughput-oriented TCA Algorithm takes into account the workload characteristics and the underlying SMT IFetch Policy. Our results show that the TCA Algorithm obtains thread-to-core assignments 3% close to the optimal assignation for each case, yielding system throughput improvements up to 21%.
ISBN: 978-0-7695-3857-0
URI: http://hdl.handle.net/2117/13756
DOI: 10.1109/SBAC-PAD.2009.13
Versió de l'editor: http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=5336210
Apareix a les col·leccions:Altres. Enviament des de DRAC
CAP - Grup de Computació d´Altes Prestacions. Ponències/Comunicacions de congressos
Departament d'Arquitectura de Computadors. Ponències/Comunicacions de congressos
Comparteix:


Stats Mostra les estadístiques d'aquest ítem

SFX Query

Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets.

Per a qualsevol ús que se'n vulgui fer no previst a la llei, dirigiu-vos a: sepi.bupc@upc.edu

 

Valid XHTML 1.0! Programari DSpace Copyright © 2002-2004 MIT and Hewlett-Packard Comentaris
Universitat Politècnica de Catalunya. Servei de Biblioteques, Publicacions i Arxius