DSpace DSpace UPC
 Català   Castellano   English  

E-prints UPC >
Altres >
Enviament des de DRAC >

Empreu aquest identificador per citar o enllaçar aquest ítem: http://hdl.handle.net/2117/13684

Ítem no disponible en accés obert per política de l'editorial

Arxiu Descripció MidaFormat
05749358.pdf637,8 kBAdobe PDF Accés restringit

Citació: García, L. [et al.]. A new probabilistic design methodology of nanoscale digital circuits. A: International Conference on Electrical Communications and Computers. "21st. International Conference on Electrical Communications and Computers". San Andres Cholula, Puebla: IEEE Press. Institute of Electrical and Electronics Engineers, 2011, p. 190-193.
Títol: A new probabilistic design methodology of nanoscale digital circuits
Autor: García Leyva, Lancelot Veure Producció científica UPC; Calomarde Palomino, Antonio Veure Producció científica UPC; Moll Echeto, Francisco de Borja Veure Producció científica UPC; Rubio Sola, Jose Antonio Veure Producció científica UPC
Editorial: IEEE Press. Institute of Electrical and Electronics Engineers
Data: 2011
Tipus de document: Conference report
Resum: The continuing trends of device scaling and increase in complexity towards terascale system on chip level of integration are putting growing difficulties into several areas of design. The intrinsic variability problem is aggravated by variations caused by the difficulties of controlling Critical Dimension (CD) in nanometer technologies. The effect of variability is the difficulty in predicting and designing circuits with precise device and circuit characteristics. In this paper, a new logic design probabilistic methodology oriented to emerging and beyond CMOS in new technologies is presented, to improve tolerance to errors due to noise, defects or manufacturability errors in single gates, logic blocks or functional units. The methodology is based on the coherence of the input redundant ports using Port Redundancy (PR) and complementary redundant ports. Simulations show an excellent performance of our approach in the presence of large random noise at the inputs.
URI: http://hdl.handle.net/2117/13684
DOI: 10.1109/CONIELECOMP.2011.5749358
Apareix a les col·leccions:HIPICS - High Performance Integrated Circuits and Systems. Ponències/Comunicacions de congressos
Altres. Enviament des de DRAC
Departament d'Enginyeria Electrònica. Ponències/Comunicacions de congressos
Comparteix:


Stats Mostra les estadístiques d'aquest ítem

SFX Query

Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets.

Per a qualsevol ús que se'n vulgui fer no previst a la llei, dirigiu-vos a: sepi.bupc@upc.edu

 

Valid XHTML 1.0! Programari DSpace Copyright © 2002-2004 MIT and Hewlett-Packard Comentaris
Universitat Politècnica de Catalunya. Servei de Biblioteques, Publicacions i Arxius