DSpace DSpace UPC
 Català   Castellano   English  

E-prints UPC >
Altres >
Enviament des de DRAC >

Empreu aquest identificador per citar o enllaçar aquest ítem: http://hdl.handle.net/2117/13178

Ítem no disponible en accés obert per política de l'editorial

Arxiu Descripció MidaFormat
p97-abella.pdf801,12 kBAdobe PDF Accés restringit

Citació: Abella, J. [et al.]. RVC: A mechanism for time-analyzable real-time processors with faulty caches. A: International Conference on High Performance Embedded Architectures & Compilers (HiPEAC). "6th International Conference on High Performance and Embedded Architectures and Compilers". 2011, p. 97-106.
Títol: RVC: A mechanism for time-analyzable real-time processors with faulty caches
Autor: Abella Ferrer, Jaume Veure Producció científica UPC; Quiñones, Eduardo; Cazorla Almeida, Francisco Javier Veure Producció científica UPC; Sazeides, Yanos; Valero Cortés, Mateo Veure Producció científica UPC
Data: 2011
Tipus de document: Conference report
Resum: Geometry scaling due to technology evolution as well as Vcc scaling lead to failures in large SRAM arrays such as caches. Faulty bits can be tolerated from the average performance perspective, but make critical realtime embedded systems non time-analyzable or worstcase execution time (WCET) estimations unacceptably large. This paper proposes a mechanism to tolerate faulty bits in caches while still providing safe and tightWCET. Our solution is based on adapting structures such as the victim cache, cache eviction buffers or miss state handle registers to serve as replacement for faulty cache storage. We show how modest modifications in the hardware help providing safe and tight WCET on the face of permanent faulty bits with negligible impact in power and performance.
ISBN: 978-145030241-8
URI: http://hdl.handle.net/2117/13178
DOI: 10.1145/1944862.1944878
Versió de l'editor: http://dl.acm.org/citation.cfm?id=1944878
Apareix a les col·leccions:Altres. Enviament des de DRAC
CAP - Grup de Computació d´Altes Prestacions. Ponències/Comunicacions de congressos
Departament d'Arquitectura de Computadors. Ponències/Comunicacions de congressos
Comparteix:


Stats Mostra les estadístiques d'aquest ítem

SFX Query

Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets.

Per a qualsevol ús que se'n vulgui fer no previst a la llei, dirigiu-vos a: sepi.bupc@upc.edu

 

Valid XHTML 1.0! Programari DSpace Copyright © 2002-2004 MIT and Hewlett-Packard Comentaris
Universitat Politècnica de Catalunya. Servei de Biblioteques, Publicacions i Arxius