DSpace DSpace UPC
 Català   Castellano   English  

E-prints UPC >
Altres >
Enviament des de DRAC >

Empreu aquest identificador per citar o enllaçar aquest ítem: http://hdl.handle.net/2117/11445

Arxiu Descripció MidaFormat
05695528.pdf324,8 kBAdobe PDFThumbnail
Veure/Obrir

Citació: Etsion, Y. [et al.]. Task superscalar: an out-of-order task pipeline. A: IEEE/ACM International Symposium on Microarchitecture. "43rd Annual ACM/IEEE International Symposium on Microarchitecture". Atlanta: IEEE Computer Society Publications, 2010, p. 89-100.
Títol: Task superscalar: an out-of-order task pipeline
Autor: Etsion, Yoav; Cabarcas, Felipe; Rico Carro, Alejandro Veure Producció científica UPC; Ramírez Bellido, Alejandro Veure Producció científica UPC; Badia Sala, Rosa Maria Veure Producció científica UPC; Ayguadé Parra, Eduard Veure Producció científica UPC; Labarta Mancho, Jesús José Veure Producció científica UPC; Valero Cortés, Mateo Veure Producció científica UPC
Editorial: IEEE Computer Society Publications
Data: 2010
Tipus de document: Conference report
Resum: We present Task Superscalar, an abstraction of instruction-level out-of-order pipeline that operates at the tasklevel. Like ILP pipelines, which uncover parallelism in a sequential instruction stream, task superscalar uncovers tasklevel parallelism among tasks generated by a sequential thread. Utilizing intuitive programmer annotations of task inputs and outputs, the task superscalar pipeline dynamically detects intertask data dependencies, identifies task-level parallelism, and executes tasks out-of-order. Furthermore, we propose a design for a distributed task superscalar pipeline frontend, that can be embedded into any manycore fabric, and manages cores as functional units. We show that our proposed mechanism is capable of driving hundreds of cores simultaneously with non-speculative tasks, which allows our pipeline to sustain work windows consisting of tens of thousands of tasks. We further show that our pipeline can maintain a decode rate faster than 60ns per task and dynamically uncover data dependencies among as many as ~50,000 in-flight tasks, using 7MB of on-chip eDRAM storage. This configuration achieves speedups of 95–255x (average 183x) over sequential execution for nine scientific benchmarks, running on a simulated CMP with 256 cores. Task superscalar thus enables programmers to exploit manycore systems effectively, while simultaneously simplifying their programming model.
ISBN: 978-0-7695-4299-7
URI: http://hdl.handle.net/2117/11445
DOI: 10.1109/MICRO.2010.13
Versió de l'editor: http://portal.acm.org/ft_gateway.cfm?id=1935014&type=pdf&CFID=8469401&CFTOKEN=60724531
Apareix a les col·leccions:CAP - Grup de Computació d´Altes Prestacions. Ponències/Comunicacions de congressos
Departament d'Arquitectura de Computadors. Ponències/Comunicacions de congressos
Altres. Enviament des de DRAC
Comparteix:


Stats Mostra les estadístiques d'aquest ítem

SFX Query

Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets.

Per a qualsevol ús que se'n vulgui fer no previst a la llei, dirigiu-vos a: sepi.bupc@upc.edu

 

Valid XHTML 1.0! Programari DSpace Copyright © 2002-2004 MIT and Hewlett-Packard Comentaris
Universitat Politècnica de Catalunya. Servei de Biblioteques, Publicacions i Arxius