DSpace DSpace UPC
 Català   Castellano   English  

E-prints UPC >
Altres >
Enviament des de DRAC >

Empreu aquest identificador per citar o enllaçar aquest ítem: http://hdl.handle.net/2117/11358

Arxiu Descripció MidaFormat
VLSISOC2010_CR.pdfCamera ready version371,52 kBAdobe PDFThumbnail
Veure/Obrir

Citació: Pons, M. [et al.]. VCTA: A Via-Configurable Transistor Array regular fabric. A: VLSI System on Chip Conference. "18th IEEE/IFIP VLSI System on Chip Conference (VLSI-SoC)". Madrid: IEEE Computer Society Publications, 2010, p. 335-340.
Títol: VCTA: A Via-Configurable Transistor Array regular fabric
Autor: Pons Solé, Marc Veure Producció científica UPC; Moll Echeto, Francisco de Borja Veure Producció científica UPC; Rubio Sola, Jose Antonio Veure Producció científica UPC; Abella Ferrer, Jaume Veure Producció científica UPC; Vera Rivera, Francisco Javier Veure Producció científica UPC; González Colás, Antonio María Veure Producció científica UPC
Editorial: IEEE Computer Society Publications
Data: 2010
Tipus de document: Conference report
Resum: Layout regularity is introduced progressively by integrated circuit manufacturers to reduce the increasing systematic process variations in the deep sub-micron era. In this paper we focus on a scenario where layout regularity must be pushed to the limit to deal with severe systematic process variations in future technology nodes. With this objective, we propose and evaluate a new regular layout style called Via-Configurable Transistor Array (VCTA) that maximizes regularity at device and interconnect levels. In order to assess VCTA maximum layout regularity tradeoffs, we implement 32-bit adders in the 90 nm technology node for VCTA and compare them with implementations that make use of standard cells. For this purpose we study the impact of photolithography proximity and coma effects on channel length variations, and the impact of shallow trench isolation mechanical stress on threshold voltage variations. We demonstrate that both variations, that are important sources of energy and delay circuit variability, are minimized through VCTA regularity.
ISBN: 978-1-4244-6469-2
URI: http://hdl.handle.net/2117/11358
DOI: 10.1109/VLSISOC.2010.5642683
Versió de l'editor: http://ieeexplore.ieee.org/xpls/abs_all.jsp?arnumber=5642683
Apareix a les col·leccions:ARCO - Microarquitectura i Compiladors. Ponències/Comunicacions de congressos
Departament d'Arquitectura de Computadors. Ponències/Comunicacions de congressos
Departament d'Enginyeria Electrònica. Ponències/Comunicacions de congressos
HIPICS - High Performance Integrated Circuits and Systems. Ponències/Comunicacions de congressos
Altres. Enviament des de DRAC
Comparteix:


Stats Mostra les estadístiques d'aquest ítem

SFX Query

Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets.

Per a qualsevol ús que se'n vulgui fer no previst a la llei, dirigiu-vos a: sepi.bupc@upc.edu

 

Valid XHTML 1.0! Programari DSpace Copyright © 2002-2004 MIT and Hewlett-Packard Comentaris
Universitat Politècnica de Catalunya. Servei de Biblioteques, Publicacions i Arxius