DSpace DSpace UPC
 Català   Castellano   English  

E-prints UPC >
Altres >
Enviament des de DRAC >

Empreu aquest identificador per citar o enllaçar aquest ítem: http://hdl.handle.net/2117/10681

Ítem no disponible en accés obert per política de l'editorial

Arxiu Descripció MidaFormat
p191-radojkovic-1.pdf554,87 kBAdobe PDF Accés restringit

Citació: Radojkovic, P. [et al.]. Thread to strand binding of parallel network applications in massive multi-threaded systems. "ACM SIGPLAN notices", Maig 2010, vol. 45, núm. 5, p. 191-201.
Títol: Thread to strand binding of parallel network applications in massive multi-threaded systems
Autor: Radojkovic, Petar; Cakarevic, Vladimir; Verdú Mulà, Javier Veure Producció científica UPC; Pajuelo González, Manuel Alejandro Veure Producció científica UPC; Cazorla Almeida, Francisco Javier Veure Producció científica UPC; Nemirovsky, Mario; Valero Cortés, Mateo Veure Producció científica UPC
Data: mai-2010
Tipus de document: Article
Resum: In processors with several levels of hardware resource sharing, like CMPs in which each core is an SMT, the scheduling process becomes more complex than in processors with a single level of resource sharing, such as pure-SMT or pure-CMP processors. Once the operating system selects the set of applications to simultaneously schedule on the processor (workload), each application/ thread must be assigned to one of the hardware contexts (strands). We call this last scheduling step the Thread to Strand Binding or TSB. In this paper, we show that the TSB impact on the performance of processors with several levels of shared resources is high. We measure a variation of up to 59% between different TSBs of real multithreaded network applications running on the UltraSPARC T2 processor which has three levels of resource sharing. In our view, this problem is going to be more acute in future multithreaded architectures comprising more cores, more contexts per core, and more levels of resource sharing. We propose a resource-sharing aware TSB algorithm (TSBSched) that significantly facilitates the problem of thread to strand binding for software-pipelined applications, representative ofmultithreaded network applications. Our systematic approach encapsulates both, the characteristics of multithreaded processors under the study and the structure of the software pipelined applications. Once calibrated for a given processor architecture, our proposal does not require hardware knowledge on the side of the programmer, nor extensive profiling of the application. We validate our algorithm on the UltraSPARC T2 processor running a set of real multithreaded network applications on which we report improvements of up to 46% compared to the current state-of-the-art dynamic schedulers.
ISSN: 0362-1340
URI: http://hdl.handle.net/2117/10681
Apareix a les col·leccions:CAP - Grup de Computació d´Altes Prestacions. Articles de revista
Departament d'Arquitectura de Computadors. Articles de revista
Altres. Enviament des de DRAC
Comparteix:


Stats Mostra les estadístiques d'aquest ítem

SFX Query

Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets.

Per a qualsevol ús que se'n vulgui fer no previst a la llei, dirigiu-vos a: sepi.bupc@upc.edu

 

Valid XHTML 1.0! Programari DSpace Copyright © 2002-2004 MIT and Hewlett-Packard Comentaris
Universitat Politècnica de Catalunya. Servei de Biblioteques, Publicacions i Arxius