<?xml version="1.0" encoding="UTF-8"?>
<rdf:RDF xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#" xmlns="http://purl.org/rss/1.0/" xmlns:dc="http://purl.org/dc/elements/1.1/">
  <channel rdf:about="http://hdl.handle.net/2117/1141">
    <title>DSpace Collection:</title>
    <link>http://hdl.handle.net/2117/1141</link>
    <description />
    <items>
      <rdf:Seq>
        <rdf:li rdf:resource="http://hdl.handle.net/2117/2436" />
      </rdf:Seq>
    </items>
    <dc:date>2013-05-18T11:43:25Z</dc:date>
  </channel>
  <item rdf:about="http://hdl.handle.net/2117/2436">
    <title>Evaluación continua aplicada a la asignatura componentes y circuitos en su adecuación al EEES: cuatrimestre de otoño de 2006</title>
    <link>http://hdl.handle.net/2117/2436</link>
    <description>Title: Evaluación continua aplicada a la asignatura componentes y circuitos en su adecuación al EEES: cuatrimestre de otoño de 2006
Authors: Jordana Barnils, José
Abstract: En este trabajo describimos la evaluación continua que se aplica en la asignatura Componentes y Circuitos en la titulación Ingeniería Técnica de Telecomunicación de la Escuela Politécnica Superior de Castelldefels (EPSC). La evaluación de la asignatura se divide en dos partes: un 50 % corresponde a las sesiones de teoría y el otro 50 % corresponde a las sesiones de laboratorio. La experiencia que describimos se refiere al cuatrimestre de otoño de 2006. En el trabajo se realiza un estudio cuantitativo del rendimiento conseguido por los estudiantes, en función de sus estudios de procedencia y de su nota de acceso a la Universidad.</description>
    <dc:date>2008-12-09T14:46:59Z</dc:date>
  </item>
</rdf:RDF>

