Exploració per autor "Herrero Abellanas, Enric"
Ara es mostren els items 1-3 de 3
-
Adaptive memory hierarchies for next generation tiled microarchitectures
(Universitat Politècnica de Catalunya, 2011-07-05)
Tesi
Accés obertLes últimes dècades el rendiment dels processadors i de les memòries ha millorat a diferent ritme, limitant el rendiment dels processadors i creant el conegut memory gap. Sol·lucionar aquesta diferència de rendiment és un ... -
Elastic cooperative caching: an autonomus dynamically adaptive memory hierarchy for chip multiprocessors
(Association for Computing Machinery (ACM), 2010)
Text en actes de congrés
Accés restringit per política de l'editorialNext generation tiled microarchitectures are going to be limited by off-chip misses and by on-chip network usage. Furthermore, these platforms will run an heterogeneous mix of applications with very different memory needs, ... -
Power-efficient spilling techniques for chip multiprocessors
(Springer Verlag, 2010)
Text en actes de congrés
Accés restringit per política de l'editorialCurrent trends in CMPs indicate that the core count will increase in the near future. One of the main performance limiters of these forthcoming microarchitectures is the latency and high-demand of the on-chip network and ...
