• Examen de Arquitectura de computadores : 1er PARCIAL 02/04/2019 

      Olivé Durán, Ángel; Marín Tordera, Eva; Castillo Reyes, Octavio (Universitat Politècnica de Catalunya, 2019-04-02)
      Examen
      Accés restringit a la comunitat UPC
    • INTRODUCCIÓ ALS COMPUTADORS. Parcial (Curs 2017/2018 - Q1) 

      Asensio Garcia, Adrian; Olivé Durán, Ángel; Sánchez López, Sergio (Universitat Politècnica de Catalunya, 2017-11-03)
      Examen
      Accés restringit a la comunitat UPC
    • On reducing misspeculations on a pipelined scheduler 

      Gran Tejero, Ruben; Morancho Llena, Enrique; Olivé Durán, Ángel; Llaberia Griñó, José M. (2009)
      Text en actes de congrés
      Accés obert
      Pipelining the scheduling logic, which exposes and exploits the instruction level parallelism, degrades processor performance. In a 4-issue processor, our evaluations show that pipelining the scheduling logic over two ...