| Títol | Autor(s) | Altres contribucions | Tipus |
| Adaptive fault-tolerant architecture for unreliable device technologies | Aymerich Capdevila, Nivard; Cotofana, Sorin; Rubio Sola, Jose Antonio | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | Conference report |
| Adaptive fault-tolerant architecture for unreliable technologies with heterogeneous variability | Aymerich Capdevila, Nivard; Cotofana, Sorin; Rubio Sola, Jose Antonio | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | Article |
| Analysis of delay mismatching of digital circuits caused by common environmental fluctuations | Andrade Miceli, Dennis Michael; Calomarde Palomino, Antonio; Rubio Sola, Jose Antonio; Cotofana, Sorin | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | Conference report |
| Carbon nanotube growth process-related variablity in CNFET's | García Almudéver, Carmen; Rubio Sola, Jose Antonio | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | Conference report |
| A comparative variability analysis for CMOS and CNFET 6T SRAM cells | García Almudéver, Carmen; Rubio Sola, Jose Antonio | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | Conference report |
| A comprehensive compensation technique for process variations and environmental fluctuations in digital integrated circuits | Andrade Miceli, Dennis Michael; Calomarde Palomino, Antonio; Rubio Sola, Jose Antonio | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | Conference report |
| Design guidelines towards compact litho-friendly regular cells | Gómez Fernández, Sergio; Moll Echeto, Francisco de Borja; Rubio Sola, Jose Antonio; Elhoj, Martin; Schlinker, Guilherme; Woolaway, Nigel | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | Conference report |
| Design of complex circuits using the via-configurable transistor array regular layout fabric | Pons Solé, Marc; Moll Echeto, Francisco de Borja; Rubio Sola, Jose Antonio; Abella Ferrer, Jaume; Vera Rivera, Francisco Javier; González Colás, Antonio María | Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors; Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | Conference report |
| Dynamic fine-grain body biasing of caches with latency and leakage 3T1D-based monitors | Ganapathy, Shrikanth; Canal Corretger, Ramon; González Colás, Antonio María; Rubio Sola, Jose Antonio | Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors; Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | External research report |
| L'EDIF, un format estàndar per a l'intercanvi de dades de dissenys electrònics | Mir, Salvador; Mir, Xavier; Rubio Sola, Jose Antonio | - | Article |
| Error probability in synchronous digital circuits due to power supply noise | Martorell Cid, Ferran; Pons, M; Rubio Sola, Jose Antonio; Moll Echeto, Francisco de Borja | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | Conference report |
| Fast time-to-market with via-configurable transistor array regular fabric: A delay-locked loop design case study | González Colás, Antonio María; Pons Solé, Marc; Barajas Ojeda, Enrique; Mateo Peña, Diego; López González, Juan Miguel; Moll Echeto, Francisco de Borja; Rubio Sola, Jose Antonio; Abella Ferrer, Jaume; Vera Rivera, Francisco Javier | Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors; Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | Conference lecture |
| Fault-tolerant nanoscale architecture based on linear threshold gates with redundancy | Aymerich Capdevila, Nivard; Rubio Sola, Jose Antonio | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | Conference report |
| Fault-tolerant nanoscale architecture based on linear threshold gates with redundancy | Aymerich Capdevila, Nivard; Rubio Sola, Jose Antonio | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | Article |
| FOCSI: A new layout regularity metric | Pons Solé, Marc; Moll Echeto, Francisco de Borja; Rubio Sola, Jose Antonio; Abella Ferrer, Jaume; Vera Rivera, Francisco Javier; González Colás, Antonio María | Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors; Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | External research report |
| Four different approaches for the measurement of IC surface temperature: Application to thermal testing | Saulnier, J B; Altet Sanahujes, Josep; Dilhaire, S; Volz, S; Rampnoux, J M; Rubio Sola, Jose Antonio; Grauby, S; Patino, L; Claeys, W | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | Article |
| Impact of positive bias temperature instability (PBTI) | Aymerich Capdevila, Nivard; Ganapathy, Shrikanth; Rubio Sola, Jose Antonio; Canal Corretger, Ramon; González Colás, Antonio María | Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors; Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | Conference report |
| Manufacturing variability analysis in carbon nanotube technology: a comparison with bulk CMOS in 6T SRAM scenario | García Almudéver, Carmen; Rubio Sola, Jose Antonio | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | Conference report |
| A new probabilistic design methodology of nanoscale digital circuits | García Leyva, Lancelot; Calomarde Palomino, Antonio; Moll Echeto, Francisco de Borja; Rubio Sola, Jose Antonio | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | Conference report |
| New redundant logic design concept for high noise and low voltage scenarios | García Leyva, Lancelot; Andrade Miceli, Dennis Michael; Gómez Fernández, Sergio; Calomarde Palomino, Antonio; Moll Echeto, Francisco de Borja; Rubio Sola, Jose Antonio | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | Article |
