| Títol | Autor(s) | Altres contribucions | Tipus |
| Closed loop controlled ring oscillator: a variation tolerant self-adaptive clock generation architecture | Pérez Puigdemont, Jordi; Calomarde Palomino, Antonio; Moll Echeto, Francisco de Borja | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | Conference lecture |
| Design guidelines towards compact litho-friendly regular cells | Gómez Fernández, Sergio; Moll Echeto, Francisco de Borja; Rubio Sola, Jose Antonio; Elhoj, Martin; Schlinker, Guilherme; Woolaway, Nigel | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | Conference report |
| Design of complex circuits using the via-configurable transistor array regular layout fabric | Pons Solé, Marc; Moll Echeto, Francisco de Borja; Rubio Sola, Jose Antonio; Abella Ferrer, Jaume; Vera Rivera, Francisco Javier; González Colás, Antonio María | Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors; Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | Conference report |
| Energy macro-model for on chip interconnection buses | Mendoza Vázquez, Raymundo; Pons Solé, Marc; Moll Echeto, Francisco de Borja; Figueras, Joan | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | External research report |
| Error probability in synchronous digital circuits due to power supply noise | Martorell Cid, Ferran; Pons, M; Rubio Sola, Jose Antonio; Moll Echeto, Francisco de Borja | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | Conference report |
| Error probability in synchronous digital circuits due to power supply noise | Martorell Cid, Ferran; Pons Solé, Marc; Rubio, Antonio; Moll Echeto, Francisco de Borja | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | Conference report |
| Fast time-to-market with via-configurable transistor array regular fabric: A delay-locked loop design case study | González Colás, Antonio María; Pons Solé, Marc; Barajas Ojeda, Enrique; Mateo Peña, Diego; López González, Juan Miguel; Moll Echeto, Francisco de Borja; Rubio Sola, Jose Antonio; Abella Ferrer, Jaume; Vera Rivera, Francisco Javier | Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors; Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | Conference lecture |
| FOCSI: A new layout regularity metric | Pons Solé, Marc; Moll Echeto, Francisco de Borja; Rubio Sola, Jose Antonio; Abella Ferrer, Jaume; Vera Rivera, Francisco Javier; González Colás, Antonio María | Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors; Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | External research report |
| Lithography aware regular cell design based on a predictive technology model | Gómez Fernández, Sergio; Moll Echeto, Francisco de Borja | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | Article |
| Lithography aware regular cell design based on a predictive technology model | Gómez Fernández, Sergio; Moll Echeto, Francisco de Borja | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | Conference report |
| Measuring the tolerance of self-adaptive clocks to supply voltage noise | Pérez Puigdemont, Jordi; Moll Echeto, Francisco de Borja; Cortadella Fortuny, Jordi | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica; Universitat Politècnica de Catalunya. Departament de Llenguatges i Sistemes Informàtics | Conference report |
| Monitor strategies for variability reduction considering correlation between power and timing variability | Mauricio Ferré, Juan; Moll Echeto, Francisco de Borja; Altet Sanahujes, Josep | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | Conference report |
| A new probabilistic design methodology of nanoscale digital circuits | García Leyva, Lancelot; Calomarde Palomino, Antonio; Moll Echeto, Francisco de Borja; Rubio Sola, Jose Antonio | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | Conference report |
| New redundant logic design concept for high noise and low voltage scenarios | García Leyva, Lancelot; Andrade Miceli, Dennis Michael; Gómez Fernández, Sergio; Calomarde Palomino, Antonio; Moll Echeto, Francisco de Borja; Rubio Sola, Jose Antonio | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | Article |
| Noise generation and coupling mechanisms in deep-submicron IC's | Aragonès Cervera, Xavier; González Jiménez, José Luis; Moll Echeto, Francisco de Borja; Rubio Sola, Jose Antonio | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | Article |
| On evaluating temperature as observable for CMOS technology variability | Altet Sanahujes, Josep; Gómez Salinas, Dídac; Dufis, Cédric Yvan; González Jiménez, José Luis; Mateo Peña, Diego; Aragonès Cervera, Xavier; Moll Echeto, Francisco de Borja; Rubio Sola, Jose Antonio | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | Conference report |
| Optimum piezoelectric bending beam structures for energy harvesting using shoe inserts | Mateu, Loreto; Moll Echeto, Francisco de Borja | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | Article |
| Power supply noise and logic error probability | Andrade Miceli, Dennis Michael; Martorell Cid, Ferran; Pons Solé, Marc; Moll Echeto, Francisco de Borja; Rubio, Antonio | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | Conference report |
| Review of energy harvesting techniques and applications for microelectronics | Mateu, Loreto; Moll Echeto, Francisco de Borja | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | Conference report |
| System-level simulation of a self-powered sensor with piezoelectric energy harvesting | Mateu, Loreto; Moll Echeto, Francisco de Borja | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica | Conference report |
